【www.hzclsc.cn--即时战略】

　　根据Silicon Investor网站报道，在Intel首款支持64位运算的Nocona Xeon处理器的勘误表中，一处BUG显示Nocona并不能实现40位物理寻址，而只能实现36位物理寻址。

　　勘误表中第23处错误描述为，CPUID指令函数80000008H返回的地址大小为40位，而该数值并不正确，实际上物理寻址仅为36位。

　　但是在查看EM64T技术内存管理手册第一页时发现，这里有很多处文字涉及到了40位的物理寻址能力，而这些都是急需待修正的。

　　另外比较搞笑的是，在EM64T PDF手册中，其中某些段落和AMD64技术手册如出一辙，一字不差，例如下面这段介绍：

“1-21 64-Bit Extension Technology Software Developer’s Guide, Volume 1 of ...
1.6.5.2. PAGING DATA STRUCTURES
The 64-bit extensions architecture expands physical address extension (PAE) paging structures to potentially support mapping a 64-bit linear address into a 52-bit physical address. In the first implementation of the 64-bit extension technology, PAE paging structures are extended to support translation of a 48-bit linear address into a 40-bit physical address.”

　　而以上这些描述对于Nocona来讲根本不正确，该网站认为，Intel只是盲目的抄袭AMD的文件。该文件中所描述的40位物理寻址仅仅在AMD64处理器中适用，而在Nocona中根本不存在。

本文来源：http://www.hzclsc.cn/danjiyouxi/6953.html